三木SEO-美国应用材料发布“黑钻石”材料和布线技术，可实现2nm工艺的3D芯片堆叠
2025-08-23 12:02:57
原文媒体：VentureBeat
运用质料公司（Applied Materials）展现了一项芯片布线立异技能，有助在解决能效计较范畴的挑战，该芯片布线采用新质料，可以实现2纳米节点制造，这些立异将使布线电阻降低多达25%，新质料将使芯片电容降低多达3%，该公司也于旧金山的Semicon West勾当上宣布了这些进展。今朝，芯片制造商正于使用这些逻辑芯片制造的进展，而内存芯片制造商（出产动态随机存取存储器，即DRAM）正于评估该技能以改良3D芯片重叠。 按照《IEEE Spectrum》杂志的报导，该公司的任务是终极实现可以或许构建包括图形处置惩罚单位于内的万亿晶体管芯片的装备。现如今，跟上摩尔定律的程序变患上越发坚苦，摩尔定律是由前英特尔首席履行官戈登·摩尔于1965年提出的，猜测芯片上的组件数目将每一两年翻倍一次，是以，近来推出的芯片再也不变小，而是变患上更年夜，而且利用进步前辈封装技能将多个芯片集成到单个解决方案中。 “好动静是，于已往的15年中，芯片行业每一两年就能实现三倍的改良，为了实现这一点，咱们需要不停开发新质料，”运用质料公司的产物营销总监Alex Jansen于接管VentureBeat采访时暗示：“要继承成长，咱们需要新质料。有几种要领：图案建造、晶体管、布线及进步前辈封装。咱们的重点是布线。” 他暗示，进步前辈的逻辑芯片可以包罗数百亿个晶体管、8层金属及4到5个要害层，经由过程跨越60英里的微不雅铜布线毗连。芯片的每一一层布线都以薄膜介电质料最先，经由过程刻蚀创立通道，然后填充铜，每一个芯片都是一个重大的三维路线收集。 运用质料半导体产物集团总裁Prabu Raja于一份声明中暗示：“AI时代需要更节能的计较，芯片布线及重叠对于机能及功耗至关主要。运用质料的最新集成质料解决方案使行业可以或许将低电阻铜布线扩大到新兴的埃米级节点，而且咱们最新的低介电常数质料同时降低了电容并加强了芯片，将3D重叠推向新的高度。” 多年来，低介电常数（Low-k）介电质料及铜一直是工业中重要的布线组合，使芯片制造商可以或许于每一一代中实现尺寸缩小、机能提高及功耗效率改良。然而，跟着行业成长到2纳米和如下，更薄的绝缘质料使芯片于机械上变患上越发懦弱，而缩小铜线则会致使电阻急剧增长，从而降低芯片机能并增长功耗。运用质料公司暗示，其“黑钻石”质料于几十年来一直引领该行业，经由过程将铜线包抄于低介电常数薄膜中，削减了电荷储蓄积累，从而降低功耗并削减电旌旗灯号之间的滋扰。 于方才举办的Semicon West上，公司发布了“黑钻石”的加强版本，这是该公司Producer Black Diamond PECVD（等离子加强化学气相沉积）系列的最新产物，新质料降低了介电常数的最小值，使芯片可以或许实现2纳米和如下的尺寸缩小，并提供了增长的机械强度，这于芯片制造商及体系公司将三维逻辑及存储重叠推向新高度时变患上至关主要。 产物营销总监Ajay Bhatnagar于接管VentureBeat采访时暗示说：“你可以将其想象成一种矩阵，将这个铜网嵌入此中。咱们将导线包抄于很是低介电常数的绝缘质料中，并且，这类薄膜真的是颠末精心设计，以削减电荷储蓄积累，从而降低功耗并削减电旌旗灯号之间的滋扰。” 他还有暗示，今朝所有重要的逻辑及存储芯片制造商都三木SEO-正于采用加强型“黑钻石”技能。 “对于在咱们来讲，于这类基质的低介电质料方面，咱们面对的最年夜挑战之一就是于介电常数及机械强度之间打破均衡，” Bhatnagar 说道：“客户但愿将介电常数降低到更低，由于这有助在减小路线之间的电容及旌旗灯号噪声。”
【近期集会】7月25日14:00，CHIP China 晶芯钻研会行将构造举办主题为“进步前辈半导体量测与检测技能进展与运用”的线上集会。诚邀您上线参会交流答疑，鞭策进步前辈半导体量测与检测技能的交流与碰撞，接待扫码报名：https://w.lwc.cn/s/fuQBbu
【2024整年规划】隶属在ACT雅时国际商讯旗下的两本优异杂志：《化合物半导体》＆《半导体芯科技》2024年钻研会整年规划已经出。线上线下，同谋行业成长、财产前进！商机互助尽收眼底，接待您点击获取！https://www.siscmag.com/seminar/
-三木SEO-
服务热线