文章来历：《半导体芯科技》(SiSC) 2020-12/ 2021-1 issue
半导体系体例造业如同两架奔向差别标的目的的马车。一条是遵照摩尔定律走进步前辈工艺线路，以CPU、逻辑、存储等高端芯片为主，为加强信息处置惩罚能力而晋升芯片的集成能力。另外一条是逾越摩尔定律走特点工艺线路，芯片种类变患上多样化，存眷怎样增长人与情况的互动，如模仿/射频、光电、功率、传感、生物等。新兴运用要求业界开发出高端芯片和配套的进步前辈封装技能，是以更高密度的三维集成封装技能成为封测厂的优先选项。
作者：贺贵鸿/MH编纂校对于
2021年1月21日，SiSC 第二届“晶芯”于线钻研会顺遂召开，集会缭绕“进步前辈封装技能的成长趋向及运用挑战”这个主题，咱们侥幸地约请到四名业内专家演讲助阵，他们别离是华天科技昆猴子司封装技能研究院院长马书英博士、SUSS MicroTec总司理龚里博士、浙芯集成电路（浙江）有限公司总司理张黎博士、以和深圳市立异投资集团有限公司高级研究员史小梅博士。四位专家预备的演讲内容富厚、数据详确，很是具备参考价值；是以吸引了诸多听众上线听讲，各人获益匪浅。
IC财产近况
只管全世界遭到新冠疫情的影响，2020年全世界集成电路行业力改颓势、成为全世界经济的亮点。只管全世界经济下滑2%摆布，但IC的出货量估计有6%的增加。缘故原由很较着，人们削减外出给家庭办公、家庭互联网创造了营业时机，在是数据中央、条记本、桌面电脑、5G智能手机、游戏机等需要年夜数据处置惩罚和功效毗连的IC营业年夜有作为。
从SIA数据可以看出，2017年及2018年IC行业的季度出货量体现很正常，即Q1/2/3呈上升态势、Q4略微下滑、循环往复；2019年基在5G技能将来可期使患上四个季度都处在上升阶段，2020年又恢复到常态，甚至Q4的IC出货量逐年上升。这象征着，疫情并未给IC财产造成本色的影响、只不外布局性调解（图1）。综合最新的陈诉，截止到2020年年末，半导体行业已经从周期性的低迷中恢复；与此同时，芯片欠缺状态已经经从汽车行业伸张到智能手机及其他电子装备范畴。
浙芯张博士于题为《扇出型封装技能和工艺》的陈诉初步就此给出了预警。因为气候转冷疫情又呈现重复，2021年的经济还有存于着不确定因素，站于企业谋划的角度，值患上各人器重。
终端运用驱动封装技能
跟着智能化与信息化的到来，整个IC市场的运用范畴变患上多元化及碎片化，如AI、IoT、5G将引领将来的运用。咱们可以猜测，三者颠末肆意联合后将会组成一个超等互联网，将成为主动驾驶 、工业4.0、聪明医疗、智能安防等市场的引擎。
那末封装行业该怎样满意上述要求？昆山华天马博士于题为《进步前辈封装之晶圆级封装》的陈诉中具体展示了运用驱动封装技能的汗青。起首于PC时代，其时的电子产物重要采用BGA、W/B、2D MCM封装。迈入智能手机时代，封装进入体系范畴，包括体系级封装（SiP, FOSiP）以和叠层封装（FOPLP-POP, I-POP, POP）封装；此中，智能手机中SiP封装的份额于逐年上升。然而，咱们正于迎接的AI/HPC时代，其显著特色是要实现高密度、高带宽的互联，以是业内遍及认为高集成度封装是将来封装技能的成长标的目的，包括同质或者异构型3D SiP，以和基在RDL或者硅的2.5D封装（图2）。这个趋向也是其他几位演讲佳宾所承认的。
多财善贾的Fan-Out
进步前辈封装是集会的主题。浙芯张博士先从封装的分类最先娓娓道来。他认为封装就是个搭积木的历程。根据布局划分，有2D与3D封装之分；别的还有有基板（Lead Frame、塑料、陶瓷等）及无基板（WLCSP, WLFO等）之分。详细而言，基本类有WB BGA, WB CSP, FC BGA, FC CSP等。高阶的封装如2.5D interposer、3D终极离开不了基板，TSV针对于硅基板，别的还有有情势多样的玻璃、陶瓷及mold compound等介质质料（TXV）；因是腕带、聪明腕表等便携式消费类电子产物愈来愈多，此中的电源模组及射频模组采用SiP方式，是以SiP封装将连结增量市场。而bumping, Pillars, TSV, bumpless, embedded等都是一些基本的互连方式。
扇出型封装（Fan-Out, 简称FO）的观点发源在设计范畴，就是把路线部署出去。广义的FO是除了WLCSP（芯片与封装尺寸为1:1）以外所有的封装情势；根据这个界说来划分，像QFN、基板封装的BGA、倒装芯片（Flip-Chip, 简称FC）等，都应该归属在FO。此刻各人常说的FO封装是特指的狭义FO，封装布局中没有基板，可是芯单方面积要小在封装面积，比例视详细运用而定。
Yole Développement曾经对于狭义FO做过论述：2010年于英特尔与英飞凌eWLB工艺的驱动下FO最先实现量产，产量小但增速较快；2012~2015年为过渡期，于成长早期业内因FO相对于基板封装的成本较年夜而激发争议；自2016年起才最先实现快速增加，InFO是重要助力之一。
自从台积电的InFO FOWLP（集成扇出型晶圆级封装）解决方案被用在iPhone的A10/A11处置惩罚器的封装，FO封装引起了市场的广泛存眷。运用规模已经经从挪动智能终端逐渐伸张至物联网、汽车电子、数据中央及医疗电子等范畴。就运用范畴而言，FO具备最年夜的兼容性，与现有封装技能于每一个范畴均可形成可选择方案。差别运用孕育发生差别的需求对于应差别的封装特性，如密度及尺寸。总之，于后续成长中FO的财产范围将会愈来愈年夜而且财产接管度会不停爬升。
FO的多样化与技能自己的矫捷性有关，固然FO的成长史（授权、研发、企业并购）也是缘故原由之一。最早的FO包括eWLB以和RCP（Freescale与NXP互助），2009年日月光、长电/星科金朋和Nanium被授权利用eWLB，RCP授权给韩国公司NEPES，Deca采用die-up方式做M-Series扇出封装。到了2014年，台积电对准高端AP推出InFO，日月光FOPOP亦是为了部门替换2.5D封装。总之，FO变种较多，既可兼容传统的封装方式（低至几个引脚），也可面向高端高密度运用（图3）。
反不雅电子产物的走向，小型化、低功耗、高机能、高集成成为主流。这要求封装体的集成度更高，详细体现为：1）SiP转换为FO-SiP方式；2）先前采用单颗封装的芯片可以从MCM转换到FO-MCM。
谈到FO的技能上风，张博士认为FO实在是一个再布线的历程，其设计矫捷性，可实现芯片与基板（包括PCB板）、芯片与芯片间的互连；此外，于对于比FO封装与现有封装技能成本时，体系测算应包括晶圆制造、封装及测试的总成本，不克不及只思量封装部门成本。与WLCSP比拟，二者长处雷同：1）连线短有益在电旌旗灯号、功耗以和射频；2）无基板模式可减小封装尺寸。于电机能方面，eWLB（FO）的导电机能（高频/直流和电感）完胜传统BGA；于封装热阻方面，FO相对于BGA热阻更小散热更快，固然热阻机能晋升也与封装尺寸有关。于MCM布局中，于晶圆或者者Panel平台上FO工艺可以将芯片间距压缩到最小，有助在晋升芯片间互连机能。从供给链角度来看，传统基板类封装需要于FAB、多个OSAT之间展转来去，而FOWLP只需从FAB直接到OSAT，更容易形成一站式办事，是以FO有更短的物流供给链及交期。
典型的FO技能
因为直播集会获得许多业内的老伴侣的存眷，张博士开门见山，言明这次演讲重要与同仁分享对于FO技能的见解，寻觅时机于一些工艺上做进一步研究及摸索，包括海内的一些质料厂商及装备厂商，有可能于哪些方面得到冲破的时机。
以业内出货量最年夜、面向中低引脚运用的FO封装情势eWLB来举例，张博士具体剖析eWLB工艺中碰到的问题并注释每一个工艺步调先后可能影响的因素，有可能源自工艺质料，也可能来自机理和工艺自己，从Carrier、贴片、Molding、RDL、PVD，可研究及晋升的空间许多（图4）。归纳综合下来，张博士认为eWLB存于的挑战及研究价值可能包括这几点：TRF的选择和特征、TRF Residual去除了方案、贴装对于位和贴装后芯片位置精准丈量、Multi-die贴装对于位、molding后芯片偏移的道理（Carrier/TRF/EMC…）、Molding翘曲节制设计和优化、介电层（Repassivation）与EMC兼容工艺、重构晶圆工艺历程翘曲节制、PVD中的Degas等。以后，就FO几种典型的FO封装技能都做了具体的分化，包括Face up型（eSiFO、M-Serial、InFO）以和Die-last FO运用。
作为整条财产链相对于单薄环节，国产装备厂商备受财产存眷；近来1~2年，受国际政治形势影响，国产化的呼声很高。经由过程对于bumping、WLCSP、WLFO、TSV以和晶圆测试五个环节的归纳总结，咱们可以看到：1）bumping及TSV技能的国产化推进较为凸起，2）WLCSP、FO以和晶圆测试另有较年夜空间待冲破（图5）。
OSAT立异之动力
跟着IDM、FAB、OSAT、模组厂、以和正于开发埋入式工艺的基板厂商及PCB厂商纷纷进入进步前辈封装范畴，封装行业成为整条半导体财产链存眷的重点。经由过程投入年夜量的人力物力，2018~2024年传统封装与进步前辈封装别离以2.4%和8.2%的CAGR增速成长，到2024年二者有望等分秋色。
跟着智能手机逐渐称霸市场，WLP于此中的份额日渐晋升。WLP一般被界说为直接于晶圆长进行年夜大都或者全数的封装制程，传统的WLP封装具备较小的封装尺寸和电机能，年夜多用在I/O数较少的消费类IC（Fan-in）；然而智能手机以和更多的中高端运用打破了这类枷锁束缚，为相识决旌旗灯号输出和I/O数受限的问题，WLP与Fan-Out联合起来利用，并经由过程RDL、bumping等技能实现互连。是以，WLP已经成为封装中一个要害的技能平台。
昆山华天马博士认为，WLP之以是获得广泛利用，与其自身的特色分不开。起首是成本上风，因为封装尺寸靠近在1:1，封装体积小于是成本较低，且WLP封装器件采用晶圆测试而非单颗测试，是以测试成本年夜年夜降低。再者，电机能体现优良，重要是互连间隔更短，无需打线以和借助倒装（Flip-Chip, 简称FC）来提高电旌旗灯号的传输机能。于散热性方面，WLP重要采用塑封制程，这点合用在功率芯片，热治理机能有保障。末了，WLP联合TSV技能以后很轻易实现三维异质集成，包括SiP, 3D及IPD。
于昆山的三年夜厂区中，2#厂房于2016年兴修，先有bumping线后建WLP，今朝可实现bumping月产能4~5万片；bumping线在2020年景为全世界首家实现全主动化天车出产的OSAT。5#厂房东业务务8寸TSV，月产能2.5万片。6#厂房是于1月6日搬迁，投资20亿元新建的一个汽车电子封装线，重要做12寸车载图象传感器以和FC，规划月产能3万片，估计2021年最先出产3D WLP。马博士自豪的说，“华天昆山险些席卷了所有的进步前辈封装线（图6）”。
TSV是昆山华天产量最年夜的产线，最初出产8寸CIS，后再扩建12寸线，针对于差别的晶圆开发差别的封装布局，如针对于最早的FSI开发激光打孔做MVP封装，针对于Stacked BSI开发直孔封装技能，针对于Triple Stack BSI开发no cavity技能，等等。于开发TSV工艺的历程中孕育发生一些平台性技能，包括12寸晶圆级减薄工艺（60µm）、TSV刻孔技能（宽30µm深150µm，深宽比10:1的通孔正于开发中）、低温PECVD（解决历程中的填充、膜干裂和应力问题）；针对于超薄芯片和三维重叠芯片开发激惠临时键合技能，包括de-bonding技能。
华天拥有常识产权的eSiFO扇出型封装有别在eWLB，采用硅基技能、超薄封装（150µm），合用在多芯片的集成（今朝至多做到5个差别且较小尺寸、差别来历以和不克不及功效的芯片）。对于年夜尺寸eSiFO研究体现为良率管控和靠得住性难度增年夜，是以华天做了测试单位来验证其靠得住性（包括Daisy Chain、Gap上端、泄电流以和Kelvin测试单位），已经有9x9妹妹, 20x20妹妹和30x40妹妹三种样本。
硅基板相对于molding compound的翘曲更好把控，12寸硅基扇出晶圆翘曲可以节制于2妹妹之内。别的与eWLB比拟散热机能好；制程简朴、成本较低，无需姑且键合以和WL-molding（须别的投资产线）。末了采用的收受接管硅片（挖空埋入die做尺度WLP制程）更是年夜年夜节省原料成本，硅基与华天现有产线不发生交织污染。eSiFO技能与异质集成、再联合华天TSV技能很轻易实现第三代半导体器件的三维重叠集成。今朝，eSiFO蚀刻的匀称性可节制于10μm之内、最小线宽线间距可做到10/10μm，重构晶圆以后的工艺与bumping与WLP连结一致了，贴片精度可节制于5µm之内。
是以，咱们于摸索全世界封测厂的立异动力之源的时辰，离不开这两点，即市场多元化成长、以和延续半导体业界摩尔定律之荣光！
全世界领先的混淆键合/解键合技能
SUSS作为全世界领先的半导体装备厂商，可提供光刻、涂胶、显影、键合以和掩膜洗濯装备。与前两位专家的着重点差别，SUSS龚博士于题为《合用异质三维封装混淆键合工艺》的陈诉中，更多地描写混淆键合工艺并先容键合机的功效。于进步前辈封装范畴，体系级封装需要用到基在差别工艺及质料产出的芯片，使患上3D和3D异构封装（如3D-SIC和3D-SOC）市场将来可期，混淆键合又是3D封装的一种很是主要的要领。3D封装经由过程利用各类要领将芯片重叠于一路，有益在提高芯片体系的速率、机能以和降低工艺成本。
甚么是混淆键合？因为每一次键合泯灭时间很长，将Si-Si键合与Cu-Cu键合放于一路，不管是预键合还有是终极放入烤炉（Oven）和退火，两种工艺均可以同时同地举行，年夜年夜节省总体工艺时间。
怎样实现三维封装的混淆键合工艺？龚博士认为，对于Si-Si键合举行键合前处置惩罚，即去除了硅片外貌的有机及无机沾污，对于Si外貌做平整（节制于0.5nm之内）、去除了颗粒（Si-Si之间的1µm颗粒终极会形成1cm的浮泛）。预键合的时间较短，是以可以将Si-Si及Cu-Cu键合放于一路做，然后同时举行烘烤（baking），上百对于晶圆一路功课。
D2W和W2W键合的重要市场包括BI CMOS图象传感器、3D NAND和DRAM、MEMS等。思量到Si-Si与Cu-Cu的热膨胀系数差别，于不异温度下（预键应时的温度规模须节制于0.1℃）烘烤，Cu-Cu的延展相对于较年夜。需要将原始的Cu稍稍腐化（Dishing），这对于工艺的节制能力要求很高。
混淆键合对于在线宽及精度的要求愈来愈低，Cu-Cu键合节距可以做到3µm，铜柱的直径于1~1.5µm。选择性D2W被认为是将来最有远景的一种三维混淆封装情势，尺寸最小、电机能最佳（图7）。简朴地说，就是提早挑拣出已经知及格芯片（KGD）同一转移至载片（carrier wafer）上面——这个历程叫做Populated Carrier Preparation，将载片作为新的晶圆片与另外一片晶圆根据尺度工艺举行混淆键合再剥离载片天生新的晶圆（上面附着3D IC制品或者半制品）；整个流程包括几道基本的工艺，如外貌处置惩罚（去颗粒、去沾污、平整）、等离子处置惩罚、亲水性处置惩罚、涂胶、键合、烘烤、退火、解键合、载片剥离、去残胶或者粘贴剂，以和晶圆级die转移。这个历程可以反复许多次，直至终极实现三维重叠。今朝，D2W的die bond精度最高可达3µm；而W2W的瞄准精度要求愈来愈高，苏斯的方针是节制于0.1µm之内。
站于量产型装备的角度，苏斯XBS300装备的方针是将瞄准精度节制于40nm程度，而60~80nm的瞄准精度恰是存储器所要求的。
XBS300混淆键合装备采用模块化布局，包括等离子体模块PL300，XBA瞄准模块、AC300洗濯模块、LF300键合腔体、MM300丈量模块（检测瞄准精度、X/Y轴偏移、片子之间有没有Viods、标的目的性等）以和TD300 Detach中央；baking功效则由其他厂商配套提供。
进步前辈封装成为投行的方针
从全世界视角来看半导体行业已经经成熟，总体市场走向存量竞争的阶段。深创投史博士于《半导体财产投资新趋向》陈诉中指出，2019~2020年不仅是芯片行业的迁移转变点，更是中国IC的突起机缘。
中国的集成电路市场范围持续三年居在全世界首位，持久连结两位数增加，2019年发卖达7591.3亿元，比上年增加16.2%，财产起步晚但增速快。我国IC产物集中于低端范畴，仍面对缺芯困扰；这点可以从中YABO鸭脖官网国海关总署提供的数据可以患上出结论，2019年只管海内财产范围不停扩展，集成电路进出口差额连续拉年夜，国产芯片的自给率仅10%。
跟着去年10年夜项目的陆续暴雷，当局对于在上马年夜项目特别是IC制造等占地广、能源耗损年夜、重资产比重高、耗时长的项目审核将会变患上越发审慎；反之将来处所当局偏向在拔擢当地的一些较成熟的企业。
跟着海内几家头部半导体装备厂商的陆续上市，史博士认为将来深创投将越发存眷装备的子体系、要害零部件等。再者，因为进步前辈封装采用的工艺脱胎在晶圆厂，不管是装备还有是质料都有其传承性。是以，存眷进步前辈封装的装备和原质料也是个不错的选择。
史博士通篇以年夜量详确的数据、图表并加以阐发，开导听众换个角度来不雅察及思索当下高烧不退的行业：世界IC行业的格式，中国IC行业的痛点，国产化替换的进展，后摩尔时代IC产物的年夜标的目的，从资金注入以和市场导入两方面综合考量企业该怎样寻觅适合的投资机构（图8）？单一化产物或者者产物运用市场广泛的企业，是选择自力上市还有是追求并购的时机？这些都是问题！
结 语
本次晶芯于线钻研会获得诸多业内子士的存眷，与四位演讲佳宾自身的专业度以和于行业的影响力互相关注。因为笔者未于一线技能岗任职专业技能短缺，以上仅遴选演讲中一些相对于简朴的内容举行报导，至在每一道课题的精髓，如张博士对于在eWLB的深切剖析与见解，龚博士对于在国际开始进键合技能的理解，以和马博士对于在华天为降低成本而自立开发各类工艺模块的诀窍，我想只有那些多年从事出产治理及研发的技能职员亲临会场，才能获知此中的真正价值！
于此呼吁各人，莫要错过第三期ChipChina晶芯于线钻研会，2月24日，“IC制造光刻机：成长趋向及技能挑战”。
-三木SEO-
服务热线